arrow-up icon
Reading:
実践的!FPGA開発セミナー vol.16 開催のお知らせ
Share:

実践的!FPGA開発セミナー vol.16 開催のお知らせ

2022-11-10
イベント・セミナー
FPGA開発セミナーvol.16ロゴ

参加申し込みフォーム

講演内容

FPGA の論理を Chisel でゴリゴリ開発してみた話


一般的に論理回路を記述するには VHDL や Verilog が使われますが、メジャーなプログラミング言語の開発支援環境と比較して貧弱であることは否めません。

高位合成ではなく、クロック単位での論理をゴリゴリ書きたいけども、 VHDL も Verilog も書きたくない。

そこで、UC Berkeley が開発している Chisel3 を用いて開発を行った経験をもとに、そのメリットやデメリット、開発のノウハウをお伝えしたいと思います。

Vitisのアクセラレーション・アプリケーション開発をエッジで思う存分活用したい


アブストラクト:Vitisのアクセラレーション・アプリケーション開発は
データセンターなどで主に使用されますが、エッジ開発に使う方法を試行錯誤しました。

プラットフォームに例えばカメラ・インターフェース回路とディスプレイ出力回路を搭載して、ハードウェア・カーネルで画像フィルタを実装することができれば、ソフトウェア技術者の方でも画像システムが構築できるようになると思います。

今回はその第1歩として、Vitisアプリケーション・アクセラレーション開発のハードウェア・デザインにaxi_dmaと、メディアン・フィルタIPを実装し、ハードウェア・カーネルとしてソーベルフィルタを実装しました。

KV260でノイズ入りの画像をプラットフォーム上のメディアン・フィルタでノイズを消して、ハードウェア・カーネルのソーベル・フィルタでエッジを検出する実例を示します。

開催日時

2022年11月24日(木)18:00 〜 19:30

開催場所

オンライン
※お申し込みいただいた後、対象のURLをお送りいたします。

参加申し込みフォーム

登壇者

竹本義孝
株式会社フィックスターズ
ソリューション第四事業部 シニアエンジニア

小野雅晃
FPGAの部屋

スケジュール

時間内容
18:00はじめに
18:05FPGA の論理を Chisel でゴリゴリ開発してみた話
18:35  Vitisのアクセラレーション・アプリケーション開発をエッジで思う存分活用したい
19:05Q&A および座談会

※発表内容については変更になる可能性もございますのであらかじめご了承ください。
※途中入退室可(その旨をお伝えください) 

参加申し込みフォーム

対象者

  • FPGA による高速化に興味のあるエンジニアや学生
  • 実践的な FPGA 開発について知りたいエンジニア
  • ソフトウェアだけでなくハードウェアでの最適化にも精通したいエンジニア
  • フィックスターズの FPGA エンジニアと話してみたい方
  • フィックスターズに興味がある方

参加方法

お申し込みいただいた後、対象のURLをお送りいたします
参加リクエスト受付開始時間:17:55

参加申し込みフォーム

※ウェブブラウザは、最新のGoogle ChromeもしくはFirefoxをご使用下さい
※リクエストがタイムアウトした際は再度リクエストを送り、お待ちください
※当日は質問などございましたらその場でお申し付けいただくか、チャットでお申し付けください

連絡先

フィックスターズの代表番号は、留守番電話となり通じませんので、ご連絡はメールにてお願いいたします。
hr-seminar@fixstars.com


参加申し込みフォーム


フィックスターズのFPGAシステム開発

フィックスターズのFPGA活用は、システム全体の高速化を考えることを前提とした設計とソフトウェア―FPGA連携を含むトータル開発サービスです。FPGA単体での性能だけでなく、システム全体での効率的な設計を考慮しながらFPGAを活用することで、開発する製品の価値に貢献します。
詳しくはこちらをご覧ください


この記事をシェア:
本件に関するお問い合わせ

株式会社フィックスターズ 広報担当